# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-338904

(43) Date of publication of application: 10.12.1999

(51)Int.CI.

G06F 17/50 H01L 21/82

(21)Application number : 10-144721

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

26.05.1998

(72)Inventor: SADAKANE TOSHIYUKI

CADAICANE TOGITION


SANADA KUNIHIKO

#### (54) METHOD FOR VERIFYING VIOLATION OF DESIGN RULE

#### (57)Abstract:

PROBLEM TO BE SOLVED: To make efficiently detectable violations of design rules in a short time by deleting patterns in two cells which are a prescribed distance or longer apart from the tangent of two adjacent cells and subjecting remaining patterns in two cells to design rule violation detection processing.

SOLUTION: Data of patterns 4 to 6 adjacently arranged in all possible positional relations is generated with respect to all combinations of cells 1 to 3 in a given library. All of patterns 4 which are a distance L or longer apart from a tangent 7 of adjacent cells 1 to 3 are removed from the DRC application object. Finally, remaining patterns 5 and 6 are subjected to design rule violation verification using DRC to output all of violation



information. The distance L is set in accordance with a design rule. Thus, the number of data of patterns taken as the object of design rule violation verification using DRC is reduced to shorten the DRC execution time.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of

Searching r As

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁 (JP)

### (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平11-338904

(43)公開日 平成11年(1999)12月10日

(51) Int.Cl.<sup>6</sup>

識別記号

FΙ

G06F 17/50 H01L 21/82 G06F 15/60

666C

H01L 21/82

Τ

#### 審査請求 未請求 請求項の数2 OL (全 6 頁)

(21)出願番号

(22)出願日

特願平10-144721

平成10年(1998) 5月26日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 定兼 利行

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 真田 邦彦

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内


(74)代理人 弁理士 田澤 博昭 (外1名)

#### (54) 【発明の名称】 設計ルール違反検証方法

#### (57)【要約】

【課題】 設計ルール違反検証の対象となるパターンのデータ量が非常に大きく、設計ルール違反の検証を実行するのに非常に長い時間がかかってしまうという課題があった。

【解決手段】 任意の2つのセルを隣接して配置して、配置された隣接する2つのセルの接線から第1の所定の距離以上離れた位置にある2つのセル中のパターンを削除し、パターンの削除の結果残った2つのセル中のパターンに対して設計ルール違反の検出処理を行う。



ST1:配置ステップ ST2:削除ステップ

ST3:設計ルール違反検出ステップ

#### 【特許請求の範囲】

【請求項1】 任意の2つのセルを隣接して配置する配 置ステップと、

該配置ステップにより配置された隣接する2つのセルの 接線から第1の所定の距離以上離れた位置にある前記2 つのセル中のパターンを削除する削除ステップと、

該削除ステップによる前記パターンの削除の結果残った 前記2つのセル中のパターンに対して設計ルール違反の 検出処理を行う設計ルール違反検出ステップとを備えた 設計ルール違反検証方法。

【請求項2】 設計ルール違反検出ステップによって検 出された設計ルール違反のパターンのうち、隣接する2 つのセルの接線から第2の所定の距離以上離れた位置に あるパターンを取り除き、それ以外の違反パターンだけ を出力する設計ルール違反パターン出力ステップを更に 備えたことを特徴とする請求項1記載の設計ルール違反 検証方法。

#### 【発明の詳細な説明】

#### [0001]

素子を含むセルを複数個配置して、配置されたセル中の 半導体素子のパターンが設計ルールに違反していないか 否かをコンピュータを用いて検証する設計ルール違反検 証方法に関するものである。

#### [0002]

【従来の技術】半導体集積回路を構成するためのセルを 多数集めたセルライブラリから必要なセルを抽出して配 置する配置設計では、個々のセル中の半導体素子のパタ ーンの配置が設計ルールを満たすだけでは十分でなく、 セルが実際に半導体チップ上に配置されたとき、隣接す 30 るセルのパターン間で設計ルール違反が起こらないよう にする必要がある。すなわち、ライブラリ中のセルのパ ターンの配置は、「ライブラリ中のとの2つのセルがと のような位置関係で隣接配置されても両セルのパターン 間に設計ルール違反が起こらない」ようになっている必 要がある。このことを検証するために、ライブラリ中の すべてのセルの組合せに対して、あらゆる可能な位置関 係でそれらのセルを隣接配置した場合のパターンのデー タを作り、このデータに対して設計ルール違反をチェッ クする必要がある。与えられたパターンのデータに対し て設計ルールの検証を行うプログラムはDRC(デザイ ン・ルール・チェッカ(Design Rule Ch ecker))と呼ばれ、設計ルール違反の検証に、従 来から広く用いられている。

【0003】図5は従来の設計ルール違反検証方法の手 順を示すフローチャートである。このフローチャートを 参照しながら、従来の設計ルール違反検証方法の手順を 説明する。まず、与えられたライブラリ中のセルの全て の組合せに対し、あらゆる可能な位置関係で隣接配置し たパターンのデータを作る(ステップST51)。 次

に、このようにして配置されたパターンに対してDRC を用いた設計ルール違反の検証を実施する(ステップS T52).

【0004】図6は従来の設計ルール違反検証方法で検 証されるセルの配置の一例を示す上面図である。図にお いて、61~63はセル、64はセル61中の半導体素 子のパターン、65はDRCを用いた設計ルール違反の 検証の結果出力された設計ルール違反のパターンの例で ある。すなわち、図6の例では、図6の(1)に示すよ うな、セル配置のパターンのデータに対してDRCを実 行して設計ルール違反を検証した結果、図6の(2)に 参照番号65で示すような設計ルール違反のパターンが 発見された。

#### [0005]

【発明が解決しようとする課題】従来の設計ルール違反 検証方法は以上のように構成されているので、セルの組 合せと配置の位置関係のバリエーションが膨大であるた めDRCを用いた設計ルール違反検証の対象となるパタ ーンのデータ量が非常に大きくなり、DRCを実行する 【発明の属する技術分野】この発明は、ある数の半導体 20 処理に非常に長い時間がかかってしまうという課題があ った。

> 【0006】この発明は上記のような課題を解決するた めになされたもので、効率的に短時間で設計ルール違反 のパターンを検出できる設計ルール違反検証方法を得る ことを目的とする。

#### [0007]

【課題を解決するための手段】この発明に係る設計ルー ル違反検証方法は、任意の2つのセルを隣接して配置し て、配置された隣接する2つのセルの接線から第1の所 定の距離以上離れた位置にある2つのセル中のパターン を削除し、パターンの削除の結果残った2つのセル中の パターンに対して設計ルール違反の検出処理を行うもの

【0008】この発明に係る設計ルール違反検証方法 は、検出された設計ルール違反のパターンのうち、隣接 する2つのセルの接線から第2の所定の距離以上離れた 位置にあるパターンを取り除き、それ以外の違反パター ンだけを出力するステップを更に備えたものである。

#### [0009]

【発明の実施の形態】以下、この発明の実施の一形態を 説明する。

実施の形態1. 図1はこの発明の実施の形態1による設 計ルール違反検証方法の手順を示すフローチャートであ る。この実施の形態1による股計ルール違反検証方法に おいては、まず、与えられたライブラリ中のセルの全て の組合せに対し、あらゆる可能な位置関係で隣接配置し たパターンのデータを作成する (ステップST1 (配置 ステップ))。次に、隣接したセルの接線から距離L

(第1の所定の距離) 以上離れた位置にあるパターンを · 50 すべてDRCの適用対象から削除する (ステップST2

(削除ステップ))。最後に、残ったパターンに対しD RCを用いた設計ルール違反の検証を実行し、全ての違 反情報を出力する (ステップST3 (設計ルール違反検 出ステップ))。

【0010】ここで、距離しは設計ルールに応じて設定 する。たとえば、設計ルールがパターン (多角形) の間 隔や幅の最小許容値の集合として与えられている場合、 この最小許容値の最大値をXとすると、LはXより大き い値とする。隣接する両セルのパターン間で設計ルール 違反が起こるとすれば、その違反に関わるパターンはセ ルの接線から距離X以内にあるはずである(セルのパタ ーンはそのセルの境界より内部にしか存在しないことに 注意)。よって検出したいルール違反(セル間のルール 違反)に関わるパターンは決して削除されないので、検 出すべきルール違反があれば必ず出力されることにな

【0011】図2は実施の形態1による設計ルール違反 検証方法で検証されるセルの配置の一例を示す上面図で ある。セルの配置は図6に示した従来例と同一の配置で あるものとする。図2において、1~3はセル、4はセ ル1~3中の半導体素子のパターン、5と6はDRCを 用いた設計ルール違反の検証の結果出力された設計ルー ル違反のパターンの例である。5はセル間の最小間隔ル ール違反(検出したいルール違反)、6は図形が削除さ れたことにより生じた最小間隔ルール違反である。7は セル1と3の間の接線である。

【0012】図2の例では、図2の (1) に示すよう な、セル配置のパターンが配置データ中に存在し、この データから図2の(2)に示すように、セル間の接線7 から所定の距離しより大きい距離の位置にあるパターン 30 を削除し、残ったパターンに対してDRCを用いて検証 した結果、図2の(3)に参照番号5及び6で示すよう な設計ルール違反のパターンが発見された。パターン6 の違反情報は本来は発生していない偽の違反情報であ

【0013】以上のように、この実施の形態1によれ ば、配置されたパターンの一部を削除するため、DRC を用いた設計ルール違反検証の対象となるパターンのデ ータのデータ数を減らすことができ、DRCの実行時間 を短縮することができるという効果が得られる。

【0014】実施の形態2. 図3はこの発明の実施の形 態2による設計ルール違反検証方法の手順を示すフロー チャートである。図3において、図1に示した実施の形 態1の手順と同一の手順には同一のステップ番号を付け てその説明を省略する。

【0015】この実施の形態2の設計ルール違反検証方 法においては、全てのセルの組み合わせを隣接配置して (ステップST1)、セル間の接線7から距離L以上の 位置にあるパターンを削除した(ステップST2)後、

うち、セルの接線から距離 S (第2の所定の距離)以上 離れた位置にあるものを削除し、それ以外の違反のパタ ーンだけを出力する (ステップST4 (設計ルール違反 検出ステップ、設計ルール違反パターン出力ステッ プ))。

【0016】この実施の形態2においては、距離L、距 離Sは設計ルールに応じて設定する。たとえば、設計ル ールがパターン(多角形)の間隔や幅の最小許容値の集 合として与えられている場合、この最小許容値の最大値 をXとすると、距離SはXより大きい値、距離LはS+ Xより大きい値とする。両セルのパターン間で設計ルー ル違反が起こるとすれば、その違反に関わるパターンは セルの接線から距離X以内にあるはずである(セルのパ ターンはそのセルの境界より内部にしか存在しないこと に注意)。よってパターンの削除と違反情報の削除によ って、検出すべきルール違反が出力されないという事態 は起こらない。また、パターンを削除したことによって 生じる偽の違反(パターンが削除されていなければ起こ らないような違反)に関わる配置のパターンは削除され 20 たパターンから距離 X 以内にあるはずであるから、セル 境界から距離Sより遠い位置にあるはずである。よって 疑似違反は削除され出力されない。

【0017】図4は実施の形態2による設計ルール違反 検証方法で検証されるセルの配置の一例を示す上面図で ある。セルの配置は図6に示した従来例及び図2に示し た実施の形態1と同一の配置であるものとする。図4に おいて、図2の実施の形態1と同一の要素には同一符号 を付けてその説明を省略する。図4においてSはセル1 と3の間の接線7からの所定の距離を表す。

【0018】この実施の形態2においては、実施の形態 1の場合に出力されていた偽の違反情報(図2のパター ン6)は、距離Sより遠い位置にあるので、出力されて いない。

【0019】以上のように、この実施の形態2によれ ば、実施の形態1と同様、パターンを削除することでD RCの処理時間を短縮できるという効果が得られ、同時 に、プログラムの使用者が本来検出すべき設計ルール違 反の有無を容易に見極めることができるという効果が得 られる。

#### 40 [0020]

【発明の効果】以上のように、この発明によれば、隣接 する2つのセルの接線から第1の所定の距離以上離れた 位置にあるパターンを削除して設計ルール違反の検出処 理を行うように構成したので、効率的に短時間で設計ル ール違反のパターンを検出することができる効果があ

【0021】この発明によれば、設計ルール違反として 検出されたパターンから、隣接する2つのセルの接線か ら第2の所定の距離以上離れた位置にあるパターンを取 DRCの実行により検出されたルール違反のパターンの 50 り除いて出力するように構成したので、パターンの削除 5

によって生じる偽の違反情報を出力しないで、本来検出 すべきルール違反の有無を容易に見極めることができる 効果がある。

#### 【図面の簡単な説明】

【図1】 この発明の実施の形態1による設計ルール違 反検証方法の手順を示すフローチャートである。

【図2】 実施の形態1による設計ルール違反検証方法で検証されるセルの配置の一例を示す上面図である。

【図3】 この発明の実施の形態2による設計ルール違 反検証方法の手順を示すフローチャートである。


【図4】 実施の形態2による設計ルール違反検証方法 で検証されるセルの配置の一例を示す上面図である。 【図5】 従来の設計ルール違反検証方法の手順を示す フローチャートである。

【図6】 従来の設計ルール違反検証方法で検証される セルの配置の一例を示す上面図である。


#### 【符号の説明】

1~3 セル、4 パターン、5,6 設計ルール違反のパターン、7 接線、L 距離(第1の所定の距離)、S 距離(第2の所定の距離)、ST1 配置ステップ、ST2 削除ステップ、ST3 設計ルール違

10 反検出ステップ、ST4 設計ルール違反検出ステップ、設計ルール違反パターン出力ステップ。




[図3]



ST4: 設計ルール違反検出ステップ、 設計ルール違反パターン出力ステップ

[図4]



S:距離 (第2の所定の距離)

【図6】

